總金額: 會員:NT$ 0 非會員:NT$ 0 
(此金額尚未加上運費)
電子電信技術 電子電信技術 基本電子電路
 
 
 
 
基於FPGA/CPLD的EDA技術實用教程^C
 叢書名稱: 高等職業教育十三五規劃教材
 作  者: 任全會
 出版單位: 化學工業
 出版日期: 2019.03
 進貨日期: 2019/4/22
 ISBN: 9787122336828
 開  本: 16 開    
 定  價: 225
 售  價: 180
  會 員 價: 165

目前無補書計畫,訂書請洽門市或使用留言版訂書功能詢價

推到Facebook 推到Plurk 推到Twitter
前往新書區 書籍介紹 購物流程  
 
內容簡介:

現代數位系統設計一般採用硬體描述語言實現,而Verilog HDL具有簡捷、高效、易學、功能強的特點,具有廣泛的應用群體;在工程實際中,基於FPGA/CPLD器件的數位應用系統占很大比例,因此,本書基於FPGA/CPLD器件開發工具QuartusⅡ及硬體描述語言Verilog HDL講述現代數位系統設計。全書共分8個專案,通過實例由淺入深地介紹了利用Verilog HDL進行數位系統設計的方法和技巧。書中所有的實例全部通過了調試驗證。
本書可作為高職高專電子工程、通信、電氣自動化、電腦應用技術、儀器儀錶等專業的教材,也可作為自學用書。


圖書目錄:

專案1 認識FPGA/CPLD技術及其開發工具1
一、FPGA/CPLD技術及其發展歷程2
(一)可程式設計邏輯器件(PLD)2
(二)PLD的發展及分類3
二、FPGA/CPLD的特點5
(一)CPLD與FPGA的結構特點5
(二)CPLD與FPGA的區別11
三、主流廠商FPGA/CPLD器件及開發軟體11
(一)主流廠商FPGA/CPLD器件11
(二)FPGA/CPLD常用開發軟體18
四、FPGA/CPLD器件的配置20
(一)下載工具及其使用20
(二)CPLD器件的配置22
練一練25

專案2 FPGA/CPLD基礎開發26
一、FPGA/CPLD開發的基本方法27
(一)開發流程27
(二)原理圖輸入29
(三)使用分析工具分析44
二、原理圖輸入法設計4位全加器46
(一)軟體設計48
(二)模擬及硬體測試50
三、原理圖輸入法設計搶答器51
(一)軟體設計51
(二)管腳分配及硬體測試51
四、原理圖輸入法設計計數解碼顯示電路53
(一)設計方案53
(二)實現方法53
練一練55

專案3 用Verilog HDL設計組合邏輯電路57
一、相關知識58
(一)Verilog HDL的基本詞法規定58
(二)Verilog HDL的資料類型61
(三)Verilog HDL的語法結構63
(四)Verilog HDL的程式框架64
(五)結構級描述67
(六)門級描述68
二、專案實施71
(一)用門級電路描述一個全加器71
(二)用門級描述方法描述2選1資料選擇器72
練一練73

專案4 製作電子跑錶79
一、相關知識80
(一)七段數碼管80
(二)時序邏輯電路81
(三)Verilog HDL代碼設計86
二、專案實施93
(一)計數解碼電路設計93
(二)電子跑錶電路設計96
練一練99

專案5 狀態機設計104
一、相關知識105
(一)Mealy狀態機和Moore狀態機105
(二)邊沿檢測電路106
(三)狀態轉換圖和狀態賦值111
二、專案實施117
(一)FSM的Verilog HDL實現117
(二)序列檢測器設計122
(三)BCD碼-餘3碼轉換電路設計129
(四)用三進程狀態機實現自動售貨機控制電路131
練一練134

專案6 製作簡易數位頻率計139
一、相關知識140
(一)頻率測量原理140
(二)通用計數器的測量原理141
(三)FPGA最小系統及電路145
(四)數碼管顯示電路及原理148
二、專案實施149
(一)數碼管顯示模組設計149
(二)頻率測量模組設計153
(三)信號源模組設計155
(四)專案總設計158
練一練159

專案7 DDS信號發生器設計161
一、相關知識162
(一)DDS信號發生器概述162
(二)DDS信號發生器的特點162
(三)DDS信號發生器基本原理163
二、專案實施165
(一)相位累加器設計165
(二)波形表設計166
(三)波形選擇及輸出167
練一練170

專案8 信號繪圖控制器設計與製作172
一、相關知識173
(一)示波器X-Y顯示原理173
(二)D/A轉換及器件174
(三)DAC0832晶片介面176
(四)DAC0832與控制器的連接178
(五)DAC0832模組180
二、專案實施181
(一)硬體連接181
(二)關鍵演算法設計182
(三)軟體設計184
(四)輸出測試193
練一練194

參考文獻197


章節試讀:

電腦技術和微電子工藝的發展,使得現代數位系統設計和應用進入一個新的階段,新的設計工具和設計方法不斷推出。與之相適應,可程式設計邏輯器件也不斷升級,功能越來越強,硬體描述語言也不斷發展,功能上更加豐富,操作上也更加便捷。
現代數位系統設計一般採用硬體描述語言實現。作為數位系統設計開發人員,必須至少掌握一種硬體描述語言。Verilog HDL和VHDL已成為IEEE的標準硬體描述語言,而Verilog HDL具有簡捷、高效、易學、功能強的特點,具有廣泛的應用群體,並且在工程實際中,基於FPGA/CPLD器件的

 
  步驟一.
依據網路上的圖書,挑選你所需要的書籍,根據以下步驟進行訂購
選擇產品及數量 結 帳 輸入基本資料 取貨與付款方式
┌───────────────────────────────────────────────────┘
資料確定 確認結帳 訂單編號    

步驟二.
完成付款的程序後,若採用貨到付款等宅配方式,3~7天內 ( 例假日將延期一至兩天 ) 您即可收到圖書。若至分店門市取貨,一週內聯絡取書。

步驟三.
完成購書程序者,可利用 訂單查詢 得知訂單進度。

注意事項.
● 付款方式若為網路刷卡必須等" 2 ~ 3 個工作天"確認款項已收到,才會出貨.如有更改書籍數量請記得按更新購物車,謝謝。

● 大陸出版品封面老舊、磨痕、凹痕等均屬常態,除封面破損、內頁脫落...等較嚴重的狀態外,其餘所有商品將正常出貨。

● 至2018年起,因中國大陸環保政策,部分書籍配件以QR CODE取代光盤音頻mp3或dvd,已無提供實體光盤。如需使用學習配件,請掃描QR CODE 連結至當地網站註冊並通過驗證程序,方可下載使用。造成不便,敬請見諒。

● 我們將保留所有商品出貨權利,如遇缺書情形,訂單未達免運門檻運費需自行負擔。

預訂海外庫存.
商品到貨時間須4週,訂單書籍備齊後方能出貨,如果您有急用書籍,建議與【預訂海外庫存】商品分開訂購。